特性 | 描述 | ||||
指令集架構 | RISC-V 32位 IMAC(B)(FD)(P)(K)_Zicsr_Zifencei_Zicbom_Zicond_Zilsd_xewcie | ||||
模式 | 機器模式(Machine-mode)、用戶模式(User-mode) | ||||
安全 | 支持物理內存保護(PMP)區(qū)域最高可達16個 支持 PPMA(Programmable Physical Memory Attributes)檢查 |
||||
流水線 | 6級順序超標量流水線,帶分支預測器(Branch Predictor) | ||||
處理器內存儲 | ITIM和DTIM,大小均可配置(0KB-128MB) | ||||
L1指令緩存(L1 I$) | 大小可配置(4KB-128KB) | ||||
L1數(shù)據(jù)緩存(L1 D$) | 大小可配置(4KB-128KB) | ||||
中斷 | CLIC中斷控制器,支持高達496個中斷請求,支持不可屏蔽中斷(NMI) | ||||
調試跟蹤 | 調試模塊(Debug module)支持JTAG/cJTAG 跟蹤模塊(Trace module)支持RISC-V N-Trace |
||||
總線接口 | 1. 內存接口(Memory Port):64位AHB/AXI主接口 2. 外設接口(Peripheral Port):32位AHB主接口 3. 前置接口(Front port) :32位AHB從接口,用于從外部訪問TIM0和TIM1 |
||||
CoreMark(CoreMarks/MHz) | 5.77 | ||||
Dhrystone-Legla(DMIPS/MHz) | 2.48 |